Programm
Mittwoch, 14. Februar 2024
| 8:30 - 9:00 | Registrierung |
| 9:00 - 9:15 | Eröffnung Prof. Dr.-Ing. Wolfgang Kunz, RPTU Kaiserslautern-Landau |
| 9:15 - 10:00 | Keynote |
| 10:00 | Session 1: Virtual Protoyping and Simulation Moderation: Dominik Stoffel, RPTU Kaiserslautern-Landau |
| 10:00 - 10:15 | Heterogeneous Virtual Prototypes for Smart Sensor Development: Requirements and Impact Übersichtsvortrag Alexandra Küster1, Rainer Dorsch1 and Christian Haubelt2 |
| 10:15 - 10:30 | Leveraging Virtual Prototypes and Metamorphic Testing for Verification of Embedded Graphics Libraries Übersichtsvortrag Christoph Hazott, Florian Stögmüller and Daniel Große |
| 10:30 - 10:45 | Analyzing Local RISC-V Interrupt Latencies with Virtual Prototyping Robert Hauser, Lukas Steffen, Florian Grützmacher and Christian Haubelt |
| 10:45 - 11:00 | Enabling Power-based Side-Channel Attack Simulation using Virtual Prototyping Übersichtsvortrag Christian Appold1, Yong Hu2, Ernesto Villegas Castillo2, Hans-Martin Bluethgen2 and Tim Leinmüller1 |
| 11:00 - 11:45 | Pause und Postersession |
| 11:45 | Session 2: Neural Networks and AI Hardware Moderation: Wolfgang Müller, Heinz Nixdorf Institut, Universität Paderborn |
| 11:45 - 12:00 | Using the Abstract Computer Architecture Description Language to Model AI Hardware Accelerators Mika Markus Müller, Alexander Richard Manfred Borst, Konstantin Lübeck, Alexander Louis-Ferdinand Jung and Oliver Bringmann |
| 12:00 - 12:15 | A Configurable and Efficient Memory Hierarchy for Neural Network Hardware Accelerator Oliver Bause, Paul Palomero Bernardo and Oliver Bringmann |
| 12:15 - 12:30 | Compiler-based Processor Network Generation for Neural Networks on FPGAs Patrick Plagwitz, Frank Hannig, Jürgen Teich and Oliver Keszocze |
| 12:30 - 12:45 | Estimating the Execution Time of CNN Inference on GPUs Stefan Groth1, Moritz Schmid2, Jürgen Teich1 and Frank Hannig1 |
| 12:45 - 13:45 | Mittagessen |
| 13:45 | Session 3: Architecture and System Modeling Moderation: Christian Appold, DENSO Automotive |
| 13:45 - 14:00 | Modeling for Synthesis of Deadlock-Free and Fault-Tolerant Networks-on-Chip Übersichtsvortrag Shuang Liu and Martin Radetzki |
| 14:00 - 14:15 | A Rate-Parametric Dataflow Language for a Manual Controllable CGRA Compilation Flow Felix Böseler and Jörg Walter |
| 14:15 - 14:30 | Implementation of Different Communication Structures for a Rocket Chip Based RISC-V Grid of Processing Cells Lars Luchterhandt1, Tom Nellius1, Robert Beck1, Rainer Doemer2, Pascal Kneuper1, Wolfgang Mueller1 and Babak Sadiye1 |
| 14:30 - 14:45 | A Universal Specification Methodology for Quality Ensured, Highly Automated Generation of Design Models Robert Kunzelmann1,2, Emil Baerens1, Daniel Gerl1,2, Mayuri Bhadra1,2, Niklas Schwarz1 and Wolfgang Ecker1,2 |
| 14:45 - 15:00 | A Concise, Architecture-Focused ASIP Modeling Approach for Instruction Set Simulators Karsten Emrich, Daniel Müller-Gritschneder and Ulf Schlichtmann |
| 15:00 - 15:15 | Towards Robustness Evaluation of Models for Cyber-Physical Systems Übersichtsvortrag Maximilian Schmidt, Swantje Plambeck and Görschwin Fey |
| 15:15 - 16:00 | Pause und Postersession |
| 16:00 | Session 4: Software Analysis Moderation: Klaus Schneider, RPTU Kaiserslautern-Landau |
| 16:00 - 16:15 | A Comparative Analysis of ARM and RISC-V ISAs for Deeply Embedded Systems Natalie Simson, Ares Tahiraga and Wolfgang Ecker |
| 16:15 - 16:30 | Towards ML-based Performance Estimation of Embedded Software: A RISC-V Case Study Übersichtsvortrag Weiyan Zhang1, Muhammad Hassan1,2 and Rolf Drechsler1,2 |
| 16:30 - 16:45 | Towards tight Best- and Worst-Case Bounds with Heaviside Real-Time Analysis Iwan Feras Fattohi1, Victor Pollex2, Christian Prehofer3 and Frank Slomka1 |
| 16:45 - 17:00 | Simulative evaluation of execution time distributions using Gem5 Andre Gaschler and Frank Slomka |
| 17:00 - 17:45 | Pause und Postersession |
| 17:45 - 18:15 | Fachgruppensitzung GMM/ITG/GI Leitung: Prof. Dr. Daniel Große, Johannes-Kepler-Universität Linz, Österreich |
| 19:00 | Abendessen im Restaurant Spinnrädl Fußgängerroute zum Restaurant (ca. 25 min): https://maps.app.goo.gl/5MmQDVuZSExuMn1r7 |
Donnerstag, 15. Februar 2024
| 9:00 | Session 5: Formal Verification and Security Moderation: Daniel Große, Johannes-Kepler-Universität Linz, Österreich |
| 9:00 - 9:15 | Incremental Proofs for Bounded Model Checking Katalin Fazekas2, Florian Pollitt1, Mathias Fleury1 and Armin Biere1 |
| 9:15 - 9:30 | Everything you Always Wanted to Know About Generalization of Proof Obligations in Bit-Level PDR Übersichtsvortrag Tobias Seufert1, Felix Winterer1, Christoph Scholl1, Karsten Scheibler2, Tobias Paxian1 and Bernd Becker1 |
| 9:30 - 9:45 | Ternary Simulation as Abstract Interpretation (Work in Progress) Übersichtsvortrag Nils Froleyks1, Emily Yu2 and Armin Biere3 |
| 9:45 - 10:00 | Formal Verification of Security Properties on RISC-V Processors Übersichtsvortrag Czea Sie Chuah, Christian Appold and Tim Leinmüller |
| 10:00 - 10:15 | Secure-by-Construction Design Methodology for CPUs: Implementing Secure Speculation on the RTL Übersichtsvortrag Tobias Jauch1, Alex Wezel1, Mohammad R. Fadiheh2, Philipp Schmitz1, Sayak Ray3, Jason M. Fung3, Christopher W. Fletcher4, Dominik Stoffel1 and Wolfgang Kunz1 |
| 10:15 - 10:30 | Towards Completeness: Security Coverage for System Level IFT Übersichtsvortrag Ece Nur Demirhan Coskun1, Sallar Ahmadi-Pour2, Muhammad Hassan1,2 and Rolf Drechsler1,2 |
| 10:30 - 11:15 | Pause und Postersession |
| 11:15 | Session 6: Modeling and Verification Moderation: Armin Biere, Albert-Ludwigs-Universität Freiburg im Breisgau |
| 11:15 - 11:30 | From Imperative Sequential Structured Text Models to Synchronous Quartz and Sequentially Constructive Models Marcel Christian Werner and Klaus Schneider |
| 11:30 - 11:45 | Towards a Methodology for Evaluating the Execution Semantics of IEC 61499 Runtime Environments Christian Pfefferkorn1,2, Sven Mehlhop2, Andreas Rauh2 and Jörg Walter1 |
| 11:45 - 12:00 | PLCreX - Open-Source Project for Simplification, Transformation, Analysis, and Validation of Programmable Logic Controllers Tool-Demonstration Marcel Christian Werner and Klaus Schneider |
| 12:00 - 13:00 | Mittagessen |
| 13:00 | Session 7: Software Modeling and Code Generation Moderation: Martin Radetzki, Universität Stuttgart |
| 13:00 - 13:15 | Contract Machines: An Engineer-friendly Specification Language for Mode-Based Systems Joshua Bachmeier1, Alexander Weigl1 and Bernhard Beckert2 |
| 13:15 - 13:30 | A Model-Driven Architecture Approach to Efficient and Adaptable Software Code Generation Mayuri Bhadra1,2, Daniel Albert1, Ungsang Yun1, Robert Kunzelmann1,2, Daniela Sanchez Lopera1,2 and Wolfgang Ecker1,2 |
| 13:30 - 13:45 | Extending Clang/LLVM with Custom Instruction using TableGen – An experience Report Jan Schlamelcher, Thomas Goodfellow, Bewoayia Kebianyor and Kim Grüttner |
| 13:45 - 14:00 | Memory Footprint Reduction for Dataflow Process Networks using Virtual Channels Florian Krebs and Klaus Schneider |
| 14:00 - 14:10 | Abschluss |
| 14:10 - 15:00 | Pause und Postersession |
15:00 Uhr: Ende MBMV-24
16:00 Uhr: Gemeinsame Kickoff-Veranstaltung der BMBF ZuSE-Projekte KI-Mobil, KI-Power und Scale4Edge.
Call for Papers
Methoden und Beschreibungssprachen zur Modellierung und Verifikaton von Schaltungen und Systemen
14./15. Februar 2024 – Rheinland-Pfälzische Technische Universität Kaiserslautern-Landau
https://eit.rptu.de/fgs/eis/mbmv24
Der 27. Workshop der GMM, ITG und GI-Fachgruppen FG3 und FG4 „Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen“ ist ein Forum zu neuen Trends, Ergebnissen und aktuellen Fragen auf dem Gebiet der Modellierung. Diskussionsbeiträge zu folgenden Themen sind im Blickpunkt:
- Formale, semi-formale und andere Mittel zur Spezifikation und Modellierung
- Standards und Erweiterungen von Modellierungssprachen für Hardware oder HW/SW-Systeme
- Modelle und Methoden für die domänenübergreifende Entwicklung: analog-digital, cyber-physisch, HW/SW
- Verhaltensmodellierung, KI-basierte Modelle
- Modellbasierte Entwicklung
- Synthese und formale Synthese, Eigenschaftsverfeinerung aus Spezifikationen
- Formale Verifikation (Äquivalenz- und Eigenschaftsbeweise)
- Schaltungen und Systeme in sicherheitsrelevanten Produkten
- Verifikation nichtfunktionaler Eigenschaften
- Simulationsbasierte Verifikation und Validierung
- Digitalisierung der Entwicklung z.B. durch Machine Learning oder Datenanalyse
Die Betrachtung weiterer Aspekte im Bereich Modellierung und Verifikation ist im Sinne des Workshops.
Termine
(Neu! Deadline verlängert!)
Einreichung der Beiträge: Benachrichtigung der Autoren: | Abstract: 22.01.2024 | 06.12.2023
|
Organisation
Veranstalter des MBMV sind GMM, ITG und GI FG3 und FG4
Wolfgang Kunz (Workshop Chair, co-PC Chair)
Daniel Große (co-PC Chair)
Tagungsband
Der Tagungsband soll als E-Book des VDE-Verlages erscheinen und ausgewählte englischsprachige Beiträge darüber hinaus in IEEE-Xplore übernommen werden.
Einreichungskategorien
Als Einreichungskategorien sind einerseits Wissenschaftliche Beiträge vorgesehen, zweitens Übersichtsvorträge, und drittens Kurzvorstellungen von Open-Source Software bzw. Benchmarks.
Wissenschaftliche Beiträge: Wissenschaftliche Beiträge (6-12 Seiten) ermöglichen unter anderem Doktorandinnen und Doktoranden ihre Arbeit vor Fachpublikum zur Diskussion zu stellen und angemessen zu veröffentlichen.
Diese Beiträge werden vom Programmkomitee nach Originalität und Qualität der Darstellung begutachtet. Ausgewählte englischsprachige Beiträge dieser Kategorie sollen in IEEE-Xplore übernommen werden.
Übersichtsvorträge: Übersichtsvorträge (1-4 Seiten) ermöglichen, die Bekanntheit schon veröffentlichter Arbeiten zu verbessern, Kontakte zu knüpfen oder vorläufige Arbeiten zur Diskussion zu stellen ohne dabei einen Beitrag veröffentlichen zu müssen. Diese Übersichtsvorträge werden daher nur als Zusammenfassung im Tagungsband, aber nicht in IEEE-Xplore aufgenommen. Sie werden vom Programmkomitee nach zu erwartender Qualität und inhaltlicher Relevanz und Bedeutung des zu erwartenden Vortrags begutachtet.
Open-Source Software / Benchmarks: Demos von Open-Source Software und die Vorstellung von Benchmarks ermöglichen entsprechende Entwicklungen vorzustellen. Weiterhin besteht die Möglichkeit diese live in einer Demosession vorzuführen und zu diskutieren. Zu diesem Zwecke soll eine Kurzbeschreibung (maximal 1 Seite) über das Werkzeug oder den Benchmark eingereicht werden. Diese Beiträge werden vom Programmkomitee nach inhaltlicher Relevanz begutachtet.
Erstellung des Beitrags
Bitte beachten Sie bei der Erstellung Ihres Papiers die Vorgaben des VDE:
https://www.vde-verlag.de/buecher/proceedings/schreibanleitungen.html
Eine LaTeX-Vorlage finden Sie hier: https://eit.rptu.de/fileadmin/eis/MBMV24/latex_template.zip
Einreichung
Bitte reichen Sie Ihren Beitrag über EasyChair unter https://easychair.org/my/conference?conf=mbmv24 im PDF-Format ein. Nutzen Sie bitte auch bei der Erstellung Ihres Papers die Formatvorlage des VDE-Verlags. Die Sprache des Workshops ist Deutsch. Beiträge in englischer Sprache sind willkommen.
Programmkomitee
Armin Biere, Universität Freiburg Jens Brandt, Hochschule Niederrhein Oliver Bringmann, Universität Tübingen Rolf Drechsler, Universität Bremen Wolfgang Ecker, Infineon Technologies AG Michael Glass, Universität Ulm Christoph Grimm, RPTU Kaiserslautern-Landau Daniel Große, JKU Linz Christian Haubelt, Universität Rostock Christoph Jäschke, IBM Research Daniela Kaufmann, TU Wien Thomas Klotz, Bosch Sensortec Wolfgang Kunz, RPTU Kaiserslautern-Landau | Wolfgang Müller, Universität Paderborn Daniel Müller-Gritschneder, TU München Frank Oppenheimer, OFFIS e.V. Martin Radetzki, Universität Stuttgart Jürgen Ruf, Bosch Sensortec GmbH Klaus Schneider, RPTU Kaiserslautern-Landau Christoph Scholl, Universität Freiburg Jens Schönherr, HTW Dresden Frank Slomka, Universität Ulm Jürgen Teich, Universität Erlangen-Nürnberg Markus Wedler, Synopsys GmbH Robert Wille, TU München Ralf Wimmer, Altair Engineering GmbH |
Veranstaltungsort
Fritz-Walter-Stadion Kaiserslautern